FPGA时序约束周末现场班

【行业简介】

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

【行业前景】

【课程简介】

FPGA时序约束是FPGA设计中的一个重点，也是难点。现有的教材大部分是介绍概念、时序分析工具和计算公式的。明德扬最看重的是实践经验，一切不能用于实践的理论都是扯淡。为此，明德扬抛开一切复杂的理论，就从工程实践的角度来讲解时序约束。

【适用人群】

1、在校学生

2、初入FPGA行业者

3、资深FPGA工程师仍需提高能力者

4、集成电路\IC设计和后端工程师

5、其他有学习时序约束需求的

【课程内容】

【课程设置】

上课时间：每周末，周六-周日连续两天

学费：学费1980元包含两天共12个学时，食宿自理

团体优惠：

3-5人报名，每人优惠50元；

6-10人报名，每人优惠100元；

10-20人报名，每人优惠150元；

20人以上，可联系客服升级为企业定制培训，确定企业定制培训价格，导师也可去企业上课。

【学习**】

1、提供学习过程所需软硬件环境，一人一台电脑学习

2、毫无保留的传授参数的获取方法

3、为学员的项目提供专项答疑

4、提供时序约束案例，解决实质项目问题

【师资力量】

【教学特色】

本课程基于VIVADO平台，讲述时序约束原理、约束方法。授课方式为面授，由至简设计法创始人，暨南大学研究生导师潘文明先生主讲，总课时12个学时。

1、基于Vivado平台的时序约束方法

2、此时序约束方法、时序约束报表通用于集成电路\IC领域的约束方法

3、提供学习过程所需软硬件环境，一人一台电脑学习，提供时序约束案例，解决实质项目问题

4、毫无保留的传授参数的获取方法

5、为学员的项目提供专项答疑

【教学目的】

让学员再遇到时序约束的问题时可以做到游刃有余

【教学现场】

【优秀学员】

【能力培养】

1、二八原则

将80%的时间花费在20%的核心功能上。对于整个课程，重点是掌握至简设计法的思想方法和设计流程；对于具体项目，重点是化繁为简即将复杂的模块划分成简单模块再用至简设计法设计的过程，不断地重复这一过程最终能通过简单的规则做出复杂的设计。而一般功能，比如涉及一条语法一个接口等完全可以在实际操作中边做边学。

2、规范原则

至简设计的核心是规则，掌握和运营这些规则的前提是规范，代码要规范、流程要规范。学习的目的之一就是培养学员的设计规范，等各种规范养成则整个至简设计法也就学好了。

3、自立原则

学习明德扬课程需要先去掉依赖性，学习一个项目不要等着看答案，而应该根据功能要求先去尝试自己构想、编写代码，再与给出的思路、代码相比较。这样不仅能对至简设计法有更深刻的理解，更重要的是如果没有树立起这种自立意识，日后无法胜任项目研发要求，因为那时不再有人给你标准答案。

【学校环境】

【学校介绍】

明德扬科技教育是一家专注于FPGA教育的培训机构，拥有业内领 先独创的培训方法——“至简设计法”，创新性提出标准化管理设计流程，大幅度降低FPGA学习和开发难度，深受学员肯定。通过线上线下为客户提供从入门到就业的FPGA培训，已为业界培养了大批优秀的实用型FPGA设计工程师。